Diklaim 0,7 Nanometer, Isi Chip Anyar IBM Ternyata Tumpukan Kayak Kue Lapis

Tiap kali ada chip baru, angka nanometer di brosurnya pasti makin mengecil. Makin kecil makin terdengar canggih, dan wajar kalau kita langsung kagum. Chip prototipe terbaru IBM, misalnya, dibanderol dengan label sub-nanometer alias 0,7 nanometer, angka yang terdengar seolah lahir langsung dari laboratorium fisika murni.

Tapi jangan salah paham dulu. IBM sendiri terang-terangan menyebut bahwa 0,7 nanometer itu cuma istilah pemasaran yang tidak sesuai dengan karakteristik fisik chipnya. Jarak nyata antar transistor di dalamnya masih sekitar 40 nanometer, angka yang sudah bertahun-tahun tertahan di industri. Yang benar-benar baru bukan di angka iklannya, tapi cara transistor ditata di dalam kemasan kecil itu.

Hukum Moore Mulai Macet, Jadi Transistor Dipaksa Naik Ke Atas

Selama lebih dari setengah abad, pabrik chip berjalan dengan satu resep sederhana: muatkan lebih banyak transistor ke dalam bidang seluas mungkin. Itulah inti Hukum Moore, dan resepnya terus berhasil sampai sekitar 15 tahun lalu. Lalu ukuran transistor menyentuh skala puluhan nanometer, dan fisika mulai melawan. Mekanika kuantum mengganggu fungsi transistor, dan ukurannya praktis tak bisa diperkecil lagi. Bidang datarnya sudah benar-benar penuh.

Maka jalan keluarnya hanya satu: bangun ke atas. Arsitektur baru yang disebut nanostack ini menumpuk transistor secara vertikal dalam dua lapisan di atas chip silikon. Hasilnya, kepadatan transistor di prototipe ini mencapai sekitar 100 miliar pada area sebesar kuku jari, dua kali lipat lebih padat dibanding teknologi tercanggih IBM yang diumumkan pada 2021. Pondasinya sendiri masih nanosheet, teknologi yang dipakai chip tercanggih sejak sekitar 2022, dengan saluran berisi tiga nanosheet setebal 15 atom yang berjarak sembilan nanometer.

Bikinnya Mirip Menyusun Kue Lapis, Tapi Satu Lapis Gagal Semua Hancur

Proses pembuatannya, menurut IBM, layaknya membuat kue. Lapisan pertama transistor dibuat di atas silikon, kemudian dilapisi silikon baru, dan transistor lapisan kedua diletakkan di atasnya. Baru setelah itu kedua lapisan dihubungkan lewat sambungan listrik. Tumpukan vertikal seperti ini di industri dikenal sebagai CFET, kependekan dari complementary field-effect transistor.

IBM bukan satu-satunya yang mengejar pendekatan ini. Intel, Samsung, TSMC, sampai lembaga riset Imec di Belgia juga menggarap CFET. Keunggulan versi IBM: transistor di lapisan kedua tidak diletakkan persis di atas lapisan pertama, melainkan disusun berselang-seling sehingga jalur kabelnya lebih sederhana. Beda dengan 3D V-Cache milik AMD atau LogicFolding Huawei, di mana transistor tiap lapisan dibuat terpisah dulu baru disatukan. Keunggulan metode IBM adalah presisi penyelarasan lapisan, hal yang krusial saat transistor sudah sedasar itu.

Konsekuensinya memang tidak main-main. Qing Cao, profesor ilmu dan teknik material di University of Illinois, mengingatkan bahwa kalau lapisan atas atau bawah gagal, maka seluruh chip ikut gagal. Tingkat kegagalannya pasti lebih tinggi daripada chip satu lapis, dan ongkosnya langsung terasa. Tantangan lain adalah anggaran termal, alias menjaga suhu manufaktur di bawah 400 derajat Celcius supaya sambungan lapisan di bawahnya tidak meleleh. IBM berhasil membuat tumpukan keduanya di suhu rendah, meski bungkam soal detail metodenya.

Lebih Banyak Kerja, Lebih Hemat Energi, Tapi Tetap Butuh Waktu

Biar tidak sekadar pamer kepadatan, IBM juga membawa angka performa. Dibandingkan arsitektur tercanggih mereka sebelumnya, chip berbasis nanostack ini diklaim mengerjakan tugas hingga 50 persen lebih banyak dalam waktu yang sama, dengan 70 persen lebih hemat energi. Jay Gambetta, Direktur IBM Research, menyebut ini lompatan besar, bukan sekadar langkah inkremental, dan memprediksi dalam satu dekade chip nanostack akan banyak memenuhi pusat data.

Dan Hutcheson, wakil ketua TechInsights, menilai temuan ini transformasional karena menambah 10 hingga 15 tahun lagi ke peta jalan pengembangan chip. Sementara itu, kelompok riset Cao sudah menunjukkan jalan alternatif dengan junctionless transistor, jenis transistor yang dibuat tanpa proses doping, langkah terpanas dalam pembuatan transistor, sehingga lapisan keduanya bisa dibuat di bawah 200 derajat Celcius. Masih sebatas bukti konsep, tapi dari sisi manajemen suhu, pendekatan ini lebih mudah ditingkatkan ke banyak lapisan.

Semua Perusahaan AI Mendadak Ingin Jadi Pembuat Chip

Terobosan ini kebetulan datang di saat semua pemain AI sibuk mengamankan pasokan silikonnya. OpenAI, misalnya, sudah memperdalam kerja sama dengan Samsung Electronics untuk produksi dan riset bersama chip generasi berikutnya, sebuah pengungkapan yang disampaikan langsung oleh General Manager OpenAI Korea, Harrison Kim, di Seoul. Kebutuhan memorinya sendiri diproyeksikan mencapai 900.000 wafer DRAM per bulan demi Stargate, proyek infrastruktur AI global yang diumumkan Oktober 2025.

Chip AI kustom pertama OpenAI, Jalapeno, memang dikerjakan bersama Broadcom dan diproduksi TSMC, tapi keterlibatan Samsung membuat peta jalan mereka makin lebar. Dari arah lain, Alibaba lewat unit Damo Academy melepas XuanTie C950, prosesor berbasis RISC-V yang dioptimalkan untuk komputasi agentic AI dan inference, sekaligus sinyal tantangan terbuka terhadap dominasi Nvidia. Arsitektur RISC-V dipilih justru karena terbuka dan tidak bergantung pada teknologi Barat, langkah yang makin relevan setelah pembatasan ekspor AS ke sejumlah perusahaan China.

Apa Arti Bagi Pemakai Gadget Sehari-Hari

Untuk sekarang, chip nanostack masih berupa prototipe yang diperkirakan baru benar-benar mendominasi pusat data dalam sepuluh tahun ke depan. Jadi jangan berharap smartphone tahun depan sudah memakai kue lapis transistor ini. Tapi arahnya jelas: persaingan chip AI membuat perusahaan besar berlomba mengunci desain, memori, manufaktur, dan kapasitas pusat data sekaligus.

Efek akhirnya biasanya sampai ke kantong kita juga. Chip yang lebih hemat energi berarti biaya operasional pusat data lebih murah, dan harga jasa AI berlangganan bisa tertekan. Sementara itu, label angka nanometer yang selama ini jadi andalan pemasaran sebaiknya disimak dengan lebih tenang. Angka memang mengecil, tapi yang menentukan seberapa cepat dan efisien chip adalah bagaimana transistor disusun di dalamnya, bukan sekadar angka di kemasan.